PATENT ABSTRACTS OF JAPAN

(11)Publication number:

2001-035858

(43)Date of publication of application: 09.02.2001

(51)Int.CI.

H01L 21/331 H01L 29/73 H01L 29/165

(21)Application number: 11-206182

(71)Applicant: MATSUSHITA ELECTRIC IND CO

LTD

(22)Date of filing:

21.07.1999


(72)Inventor: YUKI KOICHIRO

(54) SEMICONDUCTOR DEVICE AND MANUFACTURE THEREOF

(57)Abstract:

PROBLEM TO BE SOLVED: To provide a bipolar transistor, which is low in a base resistance and can be actuated at a high speed, and the manufacturing method of the bipolar transistor.

SOLUTION: A collector layer 12 is formed on a region on the vicinity of the surface of an Si substrate 10 and an Si1-xGex/Si layer 21 is formed on the layer 12. A polysilicon emitter layer 30 is provided on the central part of the layer 21 and a third insulating layer 42, a first sidewall 24, a P+ regrowth Si layer 25 and a fourth insulating layer 26 are provided in such a way as to encircle the layer 30. An internal base 29 and an external base 19 are formed in a self alignment and the distance (W2-W1)/2 between an emitter-base junction part and the base 19 is set so as to coincide with the thickness of the sidewall 24. As there is no need to anticipate a margin, a base resistance can be reduced and at the same time, the parasitic capacitance between electrodes can be also reduced.



LEGAL STATUS

[Date of request for examination]

[Date of sending the examiner's decision of rejection]

[Kind of final disposal of application other than the examiner's decision of rejection or application converted registration]

[Date of final disposal for application]

[Patent number]

[Date of registration]

[Number of appeal against examiner's decision of rejection]

[Date of requesting appeal against examiner's decision of rejection]

[Date of extinction of right]

(19)日本国特許庁 (JP)

(12) 公開特許公報(A)

(11)特許出顧公開番号 特開2001-35858 (P2001-35858A)

(43)公開日 平成13年2月9日(2001.2.9)

(51) Int.Cl.7

識別記号

F I H O 1 L 29/72 テーマコート*(参考)

29/73

H01L 21/331

29/165

29/165

5 F O O 3

審査請求 未請求 請求項の数11 OL (全 19 頁)

(21)出願番号

(22)出顧日

特臘平11-206182

平成11年7月21日(1999.7.21)

(71)出廣人 000005821

松下電器産業株式会社

大阪府門真市大字門真1006番地

(72)発明者 幸 康一郎

大阪府門真市大字門真1006番地 松下電器

産業株式会社内

(74)代理人 100077931

弁理士 前田 弘 (外1名)

Fターム(参考) 5F003 AP05 AZ01 BA25 BA27 BA93

BA96 BB01 BB06 BB07 BB08 BE07 BE08 BE90 BF06 BC06 BH07 BH99 BM01 BP06 BP11 BP33 BP34 BP93 BP94 BP96

BS04 BS05 BS08


(54) 【発明の名称】 半導体装置及びその製造方法

(57)【要約】

【課題】 ベース抵抗の小さい高速動作が可能なバイポーラトランジスタ及びその製造方法を提供する。

【解決手段】 Si基板10の表面付近の領域にはコレクタ層12が形成され、コレクタ層12の上にはSil-x Gex / Si層21が形成されている。Sil-x Gex / Si層21の中央部の上には、ポリシリコンエミッタ層30が設けられ、ポリシリコンエミッタ層30を取り囲むように、第3の絶縁層42と、第1のサイドウォール24と、再成長P* Si層25と、第4の絶縁層26とが設けられている。内部ベース29と外部ベース19とがセルフアラインに形成され、エミッタ・ベース接合部と外部ベース19との間の距離(W2-W1)/2が第1のサイドウォール24の厚みに一致している。マージンを見込む必要がないので、ベース抵抗を低減できると共に、電極間の寄生容量をも低減できる。





【特許請求の範囲】

【請求項1】 バイポーラトランジスタのコレクタとして機能する第1の半導体層を有する基板と、

上記基板の第1の半導体層の上に設けられ、バイポーラトランジスタのベースとして機能する第2の半導体層と、

上記第2の半導体層の上に設けられ、バイポーラトランジスタのエミッタとして機能する第3の半導体層と、上記第3の半導体層の上に設けられ、バイポーラトランジスタのエミッタ電極として機能するエミッタ導体層レ

上記第3の半導体層の上において上記エミッタ導体層の 側面に接して設けられ、内側面が垂直方向に延び外側面 が曲線状に延びて、エミッタ・ベース接合部の横方向の 寸法を規定するための絶縁体サイドウォールと、

上記第3の半導体層の上において上記絶縁体サイドウォールの外側に設けられ、バイポーラトランジスタの外部 ベースとして機能するベース導体層と、

上記絶縁体サイドウォールにつながって設けられ、上記 エミッタ導体層とベース導体層とを絶縁するための絶縁 20 体層とを備えている半導体装置。

【請求項2】 請求項1記載の半導体装置において、 上記ベース導体層は、エピタキシャル成長により形成されたシリコンにより構成され、上記ベース導体層の内側の側面には(111)ファセットが形成されていて、 上記絶縁体層は、上記絶縁体サイドウォールと上記ベース導体層との間隙にも介在していることを特徴とする半導体装置。

【請求項3】 請求項1又は2記載の半導体装置におい

上記基板内における上記第1の半導体層の両側に形成され、上記バイポーラトランジスタの外部ベースとして機能する不純物拡散領域をさらに備えていることを特徴とする半導体装置。

【請求項4】 請求項1-3のうちいずれか1つに記載の半導体装置において、

上記基板は、Si基板であり、

上記第1の半導体層はSi層であり、

上記第2の半導体層は Si_{1-x-y} $Gex C_y$ 層(1>x, $y \ge 0$)であり、

上記第3の半導体層はSi層であることを特徴とする半 導体装置。

【請求項5】 バイポーラトランジスタのコレクタとなる第1の半導体層を有する基板を準備する工程 (a)と、

上記第1の半導体層の上に、バイポーラトランジスタのベースとなる第2の半導体層を形成する工程(b)と、上記第2の半導体層の上に、バイポーラトランジスタのエミッタとなる第3の半導体層を形成する工程(c)と、

上記第3の半導体層の上に、バイポーラトランジスタのエミッタ・ベース接合部の横方向の寸法に相当する幅を有する接合幅規定用絶縁層を形成する工程(d)と、上記接合幅規定用絶縁層の両側面上に、上記接合幅規定用絶縁層とは選択エッチングが可能な絶縁体サイドウォールを形成する工程(e)と、

上記第3の半導体層の上に、バイポーラトランジスタの 外部ベースの一部となる第1の導体層を形成する工程 (1)と、

上記第1の導体層の上に、上記接合幅規定用絶縁層とは 選択エッチングが可能な電極間絶縁層を形成する工程 (g)と、

上記電極間絶縁層の一部と上記接合幅規定用絶縁層とを 除去することにより、上記絶縁体サイドウォールによっ て囲まれる開口部を形成する工程(h)と、

上記開口部内に導体材料を埋め込んで、バイポーラトランジスタのエミッタ電極となる第2の導体層を形成する工程(i)とを備えている半導体装置の製造方法。

【請求項6】 請求項5記載の半導体装置の製造方法において、

上記工程 (f) では、選択エピタキシャル成長により (111) ファセットを側面に有し不純物がドープされたシリコンからなる第1の導体層を形成することを特徴とする半導体装置の製造方法。

【請求項7】 請求項5又は6記載の半導体装置の製造 方法において、

上記工程 (d) では、上記接合幅規定用絶縁層の上に、接合幅規定用絶縁層とは選択エッチングが可能な容量低減用絶縁層を形成し、

上記工程(e)では、上記接合幅規定用絶縁層と上記容 量低減用絶縁層との各側面に上記絶縁体サイドウォール を形成し、

上記工程 (h) では、上記容量低減用絶縁層のうち端部を除く部分を除去した後、上記接合幅規定用絶縁層を除去することを特徴とする半導体装置の製造方法。

【請求項8】 請求項5-7のうちいずれか1つに記載 の半導体装置の製造方法において、

上記接合幅規定用絶縁層を除去する工程は、ウェットエッチングにより行なわれることを特徴とする半導体装置の製造方法。

【請求項9】 請求項5-8のうちいずれか1つに記載 の半導体装置の製造方法において、

基板上に半導体装置形成領域を取り囲む素子分離層を形成する工程と、

少なくとも上記工程(d)の後で上記工程(f)の前に、上記第1の半導体層内にイオン注入法により不純物を導入して、素子間分離の端に接合リーク防止層を形成する工程とをさらに備えていることを特徴とする半導体装置の製造方法。

50 【請求項10】 請求項5-9のうちいずれか1つに記

戯の半導体装置の製造方法において、

上記工程(a)では、上記基板として、Si層からなる 第1の半導体層を有するSi基板を準備し、

上記工程 (b) では、S i 1-x-y G e x Cy (1 > x, y ≥ 0) からなる上記第2の半導体層を形成し、

上記工程(c)では、Si層からなる第3の半導体層を 形成することを特徴とする半導体装置の製造方法。

【請求項11】 請求項10記載の半導体装置の製造方法において、

上記工程 (d) では、シリコン酸化膜から上記接合幅規 10 定用絶縁層を形成し、

上記工程(e)では、シリコン窒化膜から上記絶縁体サイドウォールを形成し、

上記工程(g)では、シリコン窒化膜から上記電極間絶 縁層を形成し、

上記工程(h)では、異方性ドライエッチングにより上記電極間絶縁層の一部を除去した後、フッ酸によるウエットエッチングにより上記接合幅規定用絶縁層を除去することを特徴とする半導体装置の製造方法。

【発明の詳細な説明】

[0001]

【発明の属する技術分野】本発明は、半導体装置の製造 方法に関し、特にヘテロバイポーラトランジスタの製造 方法に関するものである。

[0002]

【従来の技術】近年、シリコン基板上に形成されるバイ ポーラトランジスタのエミッタ・ベース間、ベース・コ レクタ間の接合をヘテロ接合とすることにより、優れた 電気伝導特性を持たせて、より高周波領域の動作を実現 しようとするヘテロバイポーラトランジスタ(HBT) の開発が急ピッチで進められている。これまで、化合物 半導体でしか実現できなかった周波数領域で動作する素 子をシリコンプロセスと親和性のよい材料で形成できれ ば、集積度の向上やコストの低減を図りうるという大き なメリットがある。特に、ヘテロバイポーラトランジス タをMOSトランジスタと同じシリコン基板上に形成し て集積化することにより、高性能のBi-CMOS・L SIを構成することができ、通信関係機器に用いるシス テムLSIとして有望である。これまでに、Si/Si 1-x Gex やSi/SiC等のヘテロ構造を用いたHB 40 Tが提案・試作されている。なかでも、エミッタ層及び コレクタ層はSiにより構成するとともに、ベース層を SiGe層により構成したSi/Sil-x Gex 系HB Tは、SiとGeの全率固溶の性質と歪みの効果を用い てバンドギャップを連続的に変えることができるなどの 点で有望とみられており、研究が多く行われている。以 下、図4及び図5A-図5Hを参照しながら、従来のH BTの製造方法について説明する。

【0003】図4は、従来の技術により形成されたNP N型バイポーラトランジスタであるHBTの断面図であ 50

る。主面が (001) 面であるSi基板100内には、 エピタキシャル成長法あるいはイオン注入法によって形 成されたリンなどのN型不純物を含む深さ1μmのレト ログレードウェル101が形成されている。Si基板1 00の表面付近の領域にはバイポーラトランジスタのコ レクタ層102が形成されており、このコレクタ層10 2におけるN型不純物の濃度は1×10¹⁷ / c m³ 程度 に調整されている。素子分離領域は、第1の絶縁体10 5 (ノンドープポリシリコン)及び第2の絶縁体106 (シリコン酸化膜) を埋め込んでなるディープトレンチ 分離層104と、第2の絶縁体106を埋め込んでなる シャロートレンチ分離層103とにより構成されてい る。シャロートレンチ分離層103の深さは約0.35 μmであり、ディープトレンチ分離層104の深さは約 2μmである。また、Si基板100のディープトレン チ分離層104の下方に位置する領域には、チャネルス トッパ用の不純物がドープされてなるP・分離層109 が設けられている。

【0004】また、Si基板100内にはコレクタ層102の電極を取るためのN・コレクタ引き出し層107が設けられている。このN・コレクタ引き出し層107とコレクタ層102とは、Si基板100内の表面付近の領域においてはシャロートレンチ分離層103により互いに分離され、Si基板100の奥方の領域においてはレトログレードウェル101により互いに接続されている。

【0005】コレクタ層102の上には、厚さが約30 nmのCVD酸化膜からなる第1の絶縁層108が形成 されており、第1の絶縁層108には、コレクタ層10 2の上方を開放するためのコレクタ開口部110が設け られている。そして、コレクタ層102における第1の 絶縁層108の開口内の領域の上と第1の絶縁層108 の上とにまたがって、P型にドープされた厚さ約60n mのSil-x Gex 層と、厚さ10nmのSi層とが連 続して積層されており、この両者によりSi/Si1-x Gex 層111が形成されている。そして、Si層の上 には、二重リング状に形成されたエッチストッパ用のC VD酸化膜からなる第2の絶縁層112が形成されてい る。また、Si/Sil-x Gex 層111のうち, 二重 リング状の第2の絶縁層112の内側開口部であるべー ス開口部118内に位置する領域の上には、リン(P) などのP型不純物を髙濃度に含む厚み約250nmのN ・ポリシリコン層129が形成されており、このN・ポ リシリコン層129によりポリシリコンエミッタ層12 2が構成されている。また、Sii-x Gex / Si層1 11のうち、二重リング状の第2の絶縁層112の外側 開口部であるベース接合用開口部に位置する領域の上に は、ボロン (B) などの不純物を高濃度で含む厚さ約1 50 nmのP・ポリシリコン層115が設けられてい る。

【0006】そして、Silx Gex層のうち内側のり ングの外縁よりも内方に相当する部分が内部ベース11 9となり、Si/Sil-x Gex層111のうち内側の リングの外縁よりも外方に相当する部分が外部ベース 1 16となっている。また、P・ポリシリコン層115も 外部ベース116の一部となっている。また、Sii-x G ex /S i 層111中のS i 層のうち,内部ベース1 19の直上に位置する部分がSiエミッタ層113とな っている。内部ベース119のうちコレクタ層102と の間でPN接合を形成する実質的なベース部分の幅W1 (ベース開口幅)は、第2の絶縁層112のベース開口 部118によって規定されている。また、Si1-x Ge x /Si層111のうちのSil-x Gex 層内には、ボ ロン (B) などのP型不純物が約2×10¹⁸ / c m³ 濃 度でドーピングされている。Sil-x Gex /Si層1 11のうちのSi層内には、ポリシリコンエミッタ層1 22から拡散されたリン(P)等のN型不純物が、基板 の深さ方向に約1×10²⁰ から約1×10¹⁷ / c m³ ま での分布をもってドーピングされている。ここで、Si 1-x Gex /Si層111において、Si1-x Gex 層 と連続的にSi層を形成しているのは、上方のポリシリ コンエミッタ層122との界面をP/N接合部から遠ざ け、界面準位や欠陥によるキャリアの再結合を防止する

【0007】また、P・ポリシリコン層115のベース開口部118の内側面には、CVD酸化膜からなる第4の絶縁層120とサイドウォール121とが形成されており、この第4の絶縁層120とサイドウォール121とにより、外部ベース116の一部であるP・ポリシリコン層115とポリシリコンエミッタ層122とが互いなして電気的に絶縁されるとともに両者間における不純物の拡散が遮断されている。

ためである。

【0008】以上のように、ベース開口幅W1は、第2の絶縁層112の内側リングの開口寸法である。また、外部ベース116のうち内部ベース19に接する境界部分の寸法である外部ベース間距離W2は、第2の絶縁層112の内側リングの外縁寸法によって規定される。外部ベース間距離W2がベース開口幅W1に比べてあまりに大きいと、ベース抵抗や寄生容量が大きくなるという不具合を招くので、外部ベース間距離W2はできるだけ40小さ1個とが好ましい。第4の絶縁層120,サイドウォール121の膜厚は、それぞれ30nm、100nmであり、ベース開口部118の幅W1は第4の絶縁層120とサイドウォール121の厚さの分だけ小さくなっている。

【0009】外部ベース116の一部であるP・ポリシリコン層115の上面は、厚さ約30nmのCVD酸化膜からなる第3の絶縁層117によって覆われており、この第3の絶縁層117によってエミッタ層122と外部ベース116とが絶縁されている。さらに、ポリシリ

6

コンエミッタ層 1 2 2、外部ベース 1 1 6 の外側面は、それぞれサイドウォール 1 2 3 により覆われている。また、ポリシリコンエミッタ層 1 2 2、P・ポリシリコン層 1 1 5 及びN・コレクタ引き出し層 1 0 7 の上には、Tiシリサイド層 1 2 4 が形成されており、このTiシリサイド層 1 2 4 によってコンタクトの低抵抗化が図られている。

【0010】そして、トランジスタ全体は層間絶縁膜125によって覆われており、層間絶縁膜125には、N・コレクタ引き出し層107、外部ベース116及びポリシリコンエミッタ層122上の各Tiシリサイド層124に達する接続孔がそれぞれ形成されており、各接続孔にWが埋め込まれてWブランケット126が形成されている。さらに、層間絶縁膜125の上には、Wブランケット126に接続される金属配線127が形成されている。

【0011】このような構造により、外部ベース116が Si_{1-x} Gex /Si屬111だけでなく P^t ポリシリコン層115をも含んで構成されているので、ベース抵抗を小さくでき、高速動作用トランジスタに適したHBTの構造が得られる。

【0012】次に、図4に示されるHBTの構造を実現するための従来の製造方法について説明する、図5A-図5Dは、図4示されるHBTの構造を実現するための従来の製造工程を示す断面図である。

【0013】まず、図5Aに示す工程で、主面が(001)面であるSi基板100上にエピタキシャル成長法によりN型シリコン単結晶を形成するか、あるいはSi基板100内にN形不純物イオンを高エネルギーで注入することにより、Si基板100に深さ約1μmのN型のレトログレードウェル101の表面付近の領域はHBTのコレクタ層102となるので、この領域におけるN型の不純物濃度は1×10¹⁷/cm³程度に調整されている。次に、Si基板100にシャロートレンチ、ディープトレンチを形成した後、それらを第1の絶縁体105、第2の絶縁体106によって埋め込むことにより、シャロートレンチ分離層103、ディープトレンチ分離層103、ディープトレンチ分離層103、ディープトレンチ分離層104を形成する。

【0014】次に、Si基板100の2つのシャロートレンチ103によって囲まれる領域に、N型の不純物イオンを高ドーズ量で注入して、Si基板100の表面からレトログレードウェル101に達するN・コレクタ引き出し層107を形成する。

【0015】次に、図5Bに示す工程で、テトラエトキシシラン(TEOS)と酸素を用いた化学気相成長法 (CVD法)を用い、処理温度680℃で基板の上に厚さ約30nmの第1の絶縁層108を形成し、第1の絶縁層108をフッ酸等のウェットエッチングによりパターニングして、コレクタ開口部110を形成する。次 に、コレクタ開口部110内に露出したSi基板100 の表面をアンモニア水と過酸化水素水とを混合した薬液 で処理することによって厚さ約1nmの保護酸化膜を形 成した状態で、基板全体をUHV-CVD(Ultra High Vacuum Chemical Vapor Deposition)装置に装着す る。その後、UHV-CVD装置内において、水素雰囲 気中で熱処理を行うことにより、基板上の保護酸化膜を 除去する。次に、基板を550℃に加熱しつつ、ジシラ ン (S i 2 H6) 及びゲルマン (G e H4) にドーピン グ用のジボラン(B2 H6) を含むガスをUHV-CV D装置内に導入して、基板上に厚さ約60nmのSi 1-x Gex 層を形成する。このとき、Sil-x Gex 層 のうちコレクタ開口部110内の部分, つまりSi基板 100に直接接する部分は単結晶により構成されるが、 Si١-x Gex 層のうち第1の絶縁層108の上の部分 は多結晶により構成されている。さらに、Sil-x Ge × 層を形成した後、連続してガスをジシランに切り替え ることにより、Siュ-x Gex 層の上に厚さ約10nm のSi層を積層し、Si1-x Gex 層及びSi層の積層 膜であるSi١-x Gex/Si層111を形成する。こ のとき、Si層のうち単結晶のSil-xGexの上に 形成される部分は単結晶により構成されるが、多結晶の Sil-xGex層の上に形成される部分は多結晶によ り構成されている。なお、Sil-x Gex 層内にはエピ タキシャル成長時にボロン(B)が導入されているの で、Sil-x Gex 層はP型になっており、ボロンの濃 度は約2×10¹⁸ / c m³ である。Si層には不純物が 導入されていない。

【0016】次に、図5Cに示す工程で、基板の全面上にエッチストッパとなる膜厚30nmの第2の絶縁層1 3012を形成した後、フォトリソグラフィー及びドライエッチングにより、第2の絶縁層112を、ベース接合用開口部114の外方の部分である外側リングと、ベース接合用開口部114の内側の部分である島部とを有する形状にパターニングする。このとき、Sil-x Gex/Si層111の島部の径に相当する横方向の寸法が外部ベース間距離W2である。なお、シャロートレンチ分離層103の端部におけるストレスに起因する接合リークの影響を除去する目的で、コレクタ開口部110がシャロートレンチ分離層103を含まずに活性領域上のみに40形成されている。

【0017】次に、図5Dに示す工程で、CVD法により、1×10²⁰ / cm³ 以上の高濃度のP型不純物が導入された膜厚150nmのP・ポリシリコン層115を堆積し、続いてP・ポリシリコン層115の上に、厚さが約100nmの第3の絶縁層117を堆積する。次に、フォトリソグラフィー及びドライエッチングを行なって、第3の絶縁層117及びP・ポリシリコン層115を貫通して、第2の絶縁層112の島部に達するベース開口部118を形成する。一般的な工程では、このと

きに第3の絶縁層117及びP・ポリシリコン層115 の外形も形成しておく。ここで、P・ポリシリコン層1 15のうち図5D中の左側の部分は、後にコンタクトを 取るために右側の部分よりも広く設けられている。

【0018】次に、図5Eに示す工程で、基板の全面上に膜厚30nmの第4の絶縁層120とサイドウォール用窒化膜とを堆積した後、第4の絶縁層120及びサイドウォール用窒化膜のドライエッチングを行なって、第3の絶縁層117及びP・ポリシリコン層115の側面上にサイドウォール121を形成する。次に、フッ酸等による酸化膜のウエットエッチングを行い、第2の絶縁層112のうちベース開口部118の底面に露出している部分を除去し、Silx Gex/Si層111のうち上部のSi層を露出させる。このとき、酸化膜のエッチングの量によってベース開口幅W1が決まる。第2の絶縁層112の外形寸法である外部ベース間距離W2が、寄生容量が大きくなり、素子特性に好ましくない影響を及ぼす。

【0019】次に、図5Fに示す工程で、厚さ約250 n mのN・ポリシリコン膜を堆積した後、N・ポリシリコン膜を堆積した後、N・ポリシリコン膜をドライエッチングによってパターニングすることにより、ポリシリコンエミッタ層122を形成する。【0020】次に、図5Gに示す工程で、厚さ120 n mのサイドウォール用酸化膜を堆積した後ドライエッチングを行い、ポリシリコンエミッタ層122及びP・ポリシリコン層115の側面上にサイドウォール123を形成する。このときのドライエッチングによって、ポリシリコンエミッタ層122,外部ベース116及びN・コレクタ引き出し層107の表面を露出させる。

【0021】次に、図5Hに示す工程で、基板上に厚さ 約40nmのTi膜をスパッタにより堆積した後、67 5℃, 30 s e c のR T A を行なって、T i とシリコン とを反応させることによりTiシリサイド層を形成す る。その後、未反応のTi膜を除去することにより、ポ リシリコンエミッタ層122, P+ ポリシリコン層11 5 (外部ベース層116の一部) 及びN+ コレクタ引き 出し層107の上にTiシリサイド層124を形成す る。次に、基板上に層間絶縁膜125を堆積し、層間絶 縁膜125に、ポリシリコンエミッタ層122、 P* ポ リシリコン層115及びN+ コレクタ引き出し層107 の上の各Tiシリサイド層124に達する接続孔を形成 した後、接続孔内にWを埋め込んでWブランケット12 6とする。さらに、層間絶縁膜125の上に、金属膜を 形成した後これをパターニングして、Wブランケット1 26に接続される金属配線127を形成する。

【0022】以上のような構成及び工程を用いることにより、N型Siからなるエミッタと、 $P型Si_{1-x}$ Ge $_x$ からなるベースと、N型Siからなるコレクタとによって構成されるヘテロバイポーラトランジスタ(HB

T)が形成される。

[0023]

【発明が解決しようとする課題】しかしながら、上記従来のHBTに関する技術においては、以下のような不具合があった。

【0024】従来の技術によるHBTでは、フォトリソグラフィー及びドライエッチングによって第2の絶縁層112をパターニングすることにより外部ベース間距離W2を規定した後に、別途フォトリソグラフィー及びドライエッチングを行なってベース開口部幅W1を規定する開口を形成しているために、マスクの位置ずれを考慮すると、外部ベース間距離W2に対してベース開口幅W1の寸法を0.1μm程度以上のマージンを見込んで記をする必要がある。このため、エミッタ・ベース接合部と外部ベース・内部ベース境界部との間の距離(W2ーW1)/2が大きくなり、余分なベース抵抗と寄生容量とが増大することになる。このベース抵抗と寄生容量とが増大することになる。このベース抵抗と寄生容量の増大は、高周波で動作することが求められるHBTにおいては、大きな不具合となっている。

【0025】本発明の目的は、エミッタ・ベース接合と 20 外部ベース・内部ベース接合とが光学的なアライメント 精度の制約を受けずに互いに非常に近い距離に形成され、結果としてベース抵抗と寄生容量の小さなHBT及 びその製造方法を提供することにある。

[0026]

【課題を解決するための手段】本発明の半導体装置は、 バイポーラトランジスタのコレクタとして機能する第1 の半導体層を有する基板と、上記基板の第1の半導体層 の上に設けられ、バイポーラトランジスタのベースとし て機能する第2の半導体層と、上記第2の半導体層の上 30 に設けられ、バイポーラトランジスタのエミッタとして 機能する第3の半導体層と、上記第3の半導体層の上に 設けられ、バイポーラトランジスタのエミッタ電極とし て機能するエミッタ導体層と、上記第3の半導体層の上 において上記エミッタ導体層の側面に接して設けられ、 内側面が垂直方向に延び外側面が曲線状に延びて、エミ ッタ・ベース接合部の横方向の寸法を規定するための絶 縁体サイドウォールと、上記第3の半導体層の上におい て上記絶縁体サイドウォールの外側に設けられ、バイポ ーラトランジスタの外部ベースとして機能するベース導 40 体層と、上記絶縁体サイドウォールにつながって設けら れ、上記エミッタ導体層とベース導体層とを絶縁するた めの絶縁体層とを備えている。

【0027】これにより、エミッタ・ベース接合部とベース導体層(外部ベース)との間隔がサイドウォールの・厚みで規定されるので、両者のマスクあわせのためのマージンが不要となる。したがって、トランジスタの微細化とベース抵抗の低減とを図ることができる。

【0028】上記半導体装置において、上記ベース導体 層が、エピタキシャル成長により形成されたシリコンに 50 10

より構成され、上記ベース導体層の内側の側面に(111)ファセットが形成されていて、上記絶縁体層が上記 絶縁体サイドウォールと上記ベース導体層との間隙にも 介在していることにより、エミッタ導体層とベース導体 層が厚い絶縁層によって隔てられるので、寄生容量が小 さくなり、トランジスタの動作速度がより向上する。

【0029】上記半導体装置において、上記基板内における上記第1の半導体層の両側に形成され、上記バイポーラトランジスタの外部ベースとして機能する不純物拡散領域をさらに備えることにより、ベース抵抗がさらに低減されることになる。

【0030】上記半導体装置において、上記基板をSi基板とし、上記第1の半導体層をSi層とし、上記第2の半導体層をSil-x-y Gex Cy層(1>x, y≧0)とし、上記第3の半導体層をSi層とすることにより、ベースのバンドギャップがエミッタ, コレクタのバンドギャップよりも小さいヘテロバイポーラトランジスタが得られ、電流増幅特性などの優れたバイポーラトランジスタが得られる。

【0031】本発明の半導体装置の製造方法は、バイポ ーラトランジスタのコレクタとなる第1の半導体層を有 する基板を準備する工程(a)と、上記第1の半導体層 の上に、バイポーラトランジスタのベースとなる第2の 半導体層を形成する工程(b)と、上記第2の半導体層 の上に、バイポーラトランジスタのエミッタとなる第3 の半導体層を形成する工程(c)と、上記第3の半導体 層の上に、バイポーラトランジスタのエミッタ・ベース 接合部の横方向の寸法に相当する幅を有する接合幅規定 用絶縁層を形成する工程(d)と、上記接合幅規定用絶 縁層の両側面上に、上記接合幅規定用絶縁層とは選択エ ッチングが可能な絶縁体サイドウォールを形成する工程 (e) と、上記第3の半導体層の上に、バイポーラトラ ンジスタの外部ベースの一部となる第1の導体層を形成 する工程 (f) と、上記第1の導体層の上に、上記接合 幅規定用絶縁層とは選択エッチングが可能な電極間絶縁 層を形成する工程(g)と、上記電極間絶縁層の一部と 上記接合幅規定用絶縁層とを除去することにより、上記 サイドウォールによって囲まれる開口部を形成する工程 (h) と、上記開口部内に導体材料を埋め込んで、バイ ポーラトランジスタのエミッタ電極となる第2の導体層 を形成する工程(i)とを備えている。

【0032】この方法により、工程(g)においてサイドウォールの除去された後に、工程(i)においてエミッタ電極となる第2の導体層が形成され、このエミッタ導体層の横方向の寸法によってエミッタ・ベース接合部の横方向の寸法が規定される。従って、エミッタ・ベース接合部の横方向の寸法と外部ベース間の距離とがセルフアラインメントで決定されるので、上述の効果を有するバイポーラトランジスタとして機能する半導体装置が容易に形成されることになる。

【0033】上記半導体装置の製造方法において、上記工程(f)では、選択エピタキシャル成長により(111)ファセットを側面に有し不純物がドープされたシリコンからなる第1の導体層を形成することにより、第1の導体層とサイドウォールとの間に隙間ができ、その隙間に電極間絶縁層が埋め込まれるので、第1の導体層と第2の導体層とが厚い絶縁層を挟むことになり、寄生容量が小さく動作速度の大きいトランジスタが形成される。

【0034】上記半導体装置の製造方法において、上記 工程(d)では、上記接合幅規定用絶縁層の上に、接合 幅規定用絶縁層とは選択エッチングが可能な容量低減用 絶縁層を形成し、上記工程(e)では、上記接合幅規定 用絶縁層と上記容量低減用絶縁層との各側面に上記絶縁 体サイドウォールを形成し、上記工程(h)では、上記 容量低減用絶縁層のうち端部を除く部分を除去した後、 上記接合幅規定用絶縁層を除去することにより、第1の 導体層と第2の導体層とがより厚い絶縁層を挟むことに なり、さらに動作速度の大きいトランジスタが形成される。

【0035】上記半導体装置の製造方法において、上記接合幅規定用絶縁層を除去する工程をウェットエッチングにより行なうことにより、ウエットエッチングが等方性のエッチングであることを利用して、接合幅規定用絶縁層を確実に除去することが可能になる。

上に半導体装置形成領域を取り囲む素子分離層を形成する工程と、少なくとも上記工程(d)の後で上記工程(f)の前に、上記第1の半導体層内にイオン注入法により不純物を導入して、素子間分離の端に接合リーク防30止層を形成する工程とをさらに備えてることにより、よりベース抵抗の小さいバイポーラトランジスタが形成される。

【0036】上記半導体装置の製造方法において、基板

【0037】上記半導体装置の製造方法において、上記工程 (a) では、上記基板として、Si 層からなる第1の半導体層を有するSi 基板を準備し、上記工程 (b) では、Si 1-x-y Gex Cy (1>x, $y \ge 0$) からなる上記第2の半導体層を形成し、上記工程 (c) では、Si 層からなる第3の半導体層を形成することにより、ヘテロバイポーラトランジスタとして機能する半導体装 40 置が形成される。

【0038】上記半導体装置の製造方法において、上記工程(d)では、シリコン酸化膜から上記接合幅規定用 絶縁層を形成し、上記工程(e)では、シリコン窒化膜 から上記絶縁体サイドウォールを形成し、上記工程

(g)では、シリコン窒化膜から上記電極間絶縁層を形成し、上記工程(h)では、異方性ドライエッチングにより上記電極間絶縁層の一部を除去した後、フッ酸によるウエットエッチングにより上記接合幅規定用絶縁層を除去することにより、Si系へテロバイポーラトランジ 50

スタに適合したプロセスとなる。

[0039]

【発明の実施の形態】 (第1の実施形態) 図1は、本発明の第1の実施形態に係るヘテロバイポーラトランジスタ (HBT) の構造を示す断面図である。

12

【0040】同図に示すように、主面が(001)面で あるSi基板10内には、エピタキシャル成長法あるい はイオン注入法によって形成されたリンなどのN型不純 物を含む深さ1μmのレトログレードウェル11が形成 されている。Si基板10の表面付近の領域にはバイポ ーラトランジスタのコレクタ層12が形成されており、 このコレクタ層12におけるN型不純物の濃度は1×1 0¹⁷ / c m³ 程度に調整されている。素子分離領域は、 第1の絶縁体15 (ノンドープポリシリコン) 及び第2 の絶縁体16 (酸化シリコン) を埋め込んでなるディー プトレンチ分離層14と、第2の絶縁体16を埋め込ん でなるシャロートレンチ分離層13とにより構成されて いる。シャロートレンチ分離層13の深さは約0.35 μmであり、ディープトレンチ分離層14の深さは約2 μmである。また、Si基板10のディープトレンチ分 離層14の下方に位置する領域には、チャネルストッパ 用の不純物がドープされてなるP* 分離層27が設けら れている。

【0041】また、Si基板10内にはコレクタ層12 の電極を取るための N^+ コレクタ引き出し層17が設けられている。この N^+ コレクタ引き出し層17とコレクタ層12とは、Si基板10内の表面付近の領域においてはシャロートレンチ分離層13により互いに分離され、Si基板10の奥方の領域においてはレトログレードウェル11により互いに接続されている。

【0042】コレクタ層12の上には、厚さが約30 n mの第1の絶縁層18が形成されており、第1の絶縁層18には、コレクタ層12の上方を開放するためのコレクタ開口部20が設けられている。そして、コレクタ層12の上と第1の絶縁層18の上とにわたって、P型にドープされた厚さ約60 n mのSil-x Gex 層と、N型にドープされた厚さ10 n mのSi層とが連続して積層されており、この両者によりSil-x Gex /Si層21が構成されている。Sil-x Gex /Si層21が構成されている。Sil-x Gex /Si層21のうち,Si基板10の表面から成長した部分は単結晶構造を有している。

【0043】そして、Silx Gex /Silm21の中央部の上には、高濃度のN型不純物(たとえばリン (P))がドープされたポリシリコンからなるポリシリコンエミッタ層30が設けられている。そして、ポリシリコンエミッタ層30の側面を取り囲むように、シリコン窒化膜からなる第1のサイドウォール24が設けられている。さらに、第1のサイドウォール21を取り囲むように、高濃度のP型不純物(たとえばボロン(B))

がドープされた再成長P・Si層25が設けられている。第1のサイドウォール24の上端部とポリシリコンエミッタ層30との間には、窒化シリコンからなる第3の絶縁層42が介在し、第1のサイドウォール24と再成長P・Si層25とポリシリコンエミッタ層30の間には、窒化シリコンからなる第4の絶縁層26が介在している。

【0044】ここで、再成長P・Si層25は、Silx Gex /Si層21のうち単結晶構造を有する部分の表面から成長した部分は単結晶構造を有しているが、Silx Gex /Si層21のうち多結晶構造を有する部分の表面から成長した部分は多結晶構造を有している。そして、再成長P・Si層25のうちの単結晶構造を有する部分において、Silx Gex /Si層21及び第1のサイドウォール24に接する下端部から延びる側面は、(111)ファセット33と(311)ファセット34とを有している。すなわち、Si単結晶がエピタキシャル成長する際に、優先的に成長する結晶面がエピタキシャル成長する際に、優先的に成長する結晶面がエピタキシャル成長する際に、優先的に成長する結晶面がある、再成長P・Si層25の側面には、仰角が55°の(111)ファセット33と(311)ファセット34とが順次形成されることになる。

【0045】そして、ベース開口部28の下方に位置するSiエミッタ層23にはポリシリコンエミッタ層30からの拡散によって高濃度のN型不純物がドープされており、このSiエミッタ層23がNPNへテロバイポーラトランジスタのエミッタとして機能する。一方、Silx Gex / Si層21中のSilx Gex 層のうち、第1のサイドウォール24の直下方に位置する部分よりも内方の部分が、NPNへテロバイポーラトランジスタの内部ベース29(真性ベースともいう)である。また、Silx Gex / Si層21のうちの第1のサイドウォール24よりも外方に位置する部分と、再成長P*Si層25とが、NPNへテロバイポーラトランジスタの外部ベース19である。また、接合リーク防止層22も外部ベースとして機能する。

【0046】本実施形態に係るNPNへテロバイポーラトランジスタ(HBT)の第1の特徴は、第1のサイドウォール24により、ベース開口部幅W1と外部ベース間距離W2とが共に規定されている点である。言い換え 40 ると、内部ベース29と外部ベース19とがセルフアラインに形成され、エミッタ・ベース接合部と外部ベース・内部ベース境界部との間の距離(W2-W1)/2が第1のサイドウォール24の厚み(下端部における横方向の寸法)に一致している。この第1のサイドウォール24の厚みは10-20nm程度に設定することが十分可能であるので、エミッタ・ベース接合部と外部ベース・内部ベース境界部との間の距離(W2-W1)/2に0.1μmのマージンを見込む必要があった従来のヘテロバイポーラトランジスタの構造に比べ、大幅なベース 50

抵抗の低減と素子寸法の縮小を図ることができる。なお、本実施形態においては、接合リーク防止層22が設けられているので、コレクタ開口部20がシャロートレンチ分離層13上の一部を含んで開口されていても、ストレスに起因する接合リークの影響を受けることはない。

【0047】また、本実施形態のHBTの第2の特徴は、外部ベース19の中心的部分を占める再成長P・Si層25の内側の側面が第1のサイドウォール24に沿って延びるのではなく、第1のサイドウォール24から離れて(111)ファセット33及び(311)ファセット34を形成しながら延びている点である。再成長P・Si層25がこのような構造を有しているので、第1のサイドウォール24と再成長P・Si層25との間に形成される隙間に第4の絶縁層26を介在させることが可能になる。その結果、ポリシリコンエミッタ層30と外部ベース19との間が、第1のサイドウォール24と第4の絶縁層26という2つの絶縁体によって隔てられるので、小型化されながらも、寄生抵抗が小さい,高速動作を行なうHBTを実現できるのである。

【0048】次に、本実施形態のHBTの製造工程について、図2A-図2Kを参照しながら説明する。図2A-図2Kは、本実施形態におけるHBTの製造工程を示す断面図である。

【0049】まず、図2Aに示す工程で、主面が(001)面であるSi基板10上にエピタキシャル成長法によりN型シリコン単結晶を形成するか、あるいはSi基板10内にN形不純物イオンを高エネルギーで注入することにより、Si基板10に深さ約1μmのN型のレトログレードウェル11を形成する。レトログレードウェル11を形成する。レトログレードウェル11の表面付近の領域はHBTのコレクタ層12となるので、この領域におけるN型の不純物濃度は1×101/cm³程度に調整されている。次に、Si基板10にシャロートレンチ,ディープトレンチを形成した後、それらを第1の絶縁体15、第2の絶縁体16によって埋め込むことにより、シャロートレンチ分離層13、ディープトレンチ分離層14を形成する。

【0050】次に、Si基板10の2つのシャロートレンチ13によって囲まれる領域に、N型の不純物イオンを高ドーズ量で注入して、Si基板10の表面からレトログレードウェル11に達するN・コレクタ引き出し層17を形成する。

【0051】次に、図2Bに示す工程で、テトラエトキシシラン(TEOS)と酸素を用いた化学気相成長法(CVD法)により、処理温度680℃で基板の上に厚さ約30nmの第1の絶縁層18を形成し、第1の絶縁層18をフッ酸等のウェットエッチングによりパターニングして、コレクタ開口部20を形成する。

【0052】次に、コレクタ開口部20内に露出したSi基板10の表面をアンモニア水と過酸化水素水とを混

合した薬液で処理することによって厚さ約1 nmの保護 酸化膜を形成した状態で、基板全体をUHV-CVD

(Ultra High Vacuum ChemicalVapor Deposition) 装 置に装着する。その後、UHV-CVD装置内におい て、水素雰囲気中で熱処理を行うことにより、基板上の 保護酸化膜を除去する。次に、基板を550℃に加熱し つつ、ジシラン(Siz He)及びゲルマン(Ge H4) にドーピング用のジボラン (B2 H6) を含むガ スをUHV-CVD装置内に導入して、基板上に厚さ約 60nmのSilx Gex層を形成する。このとき、S ilx Gex 層のうちコレクタ開口部20内の部分, つ まりSi基板10の表面から成長する部分は単結晶構造 を有しているが、Silx Gex 層のうち第1の絶縁層 18の表面から成長する部分は多結晶構造を有してい る。Silx Gex 層を形成した後、連続してガスをジ シランに切り替えることにより、Sil-x Gex層の上 に厚さ約10nmのSi層を積層し、Sil-x Gex層 及びSi層の積層膜であるSil-x Gex / Si層21 を形成する。このとき、Si層のうち、Sil-x Gex 層の単結晶構造を有する部分の上に形成される部分は単 結晶構造を有し、Sil-x Gex 層の多結晶構造を有す るの部分の上に形成される部分は多結晶構造を有してい る。なお、Sil-x Gex 層内にはエピタキシャル成長 時にボロン(B)が導入されているので、Sil-x Ge x 層はP型になっており、ボロンの濃度は約2×10¹⁸ /cm³ である。Si層には不純物が導入されていな い。また、本実施形態においては、キャリアのベース走 行速度を高める目的で、Sil-x Gex 層をエピタキシ ャル成長させる際には、ジシラン(Si2 H6)とゲル マン (GeH4) との混合比率を連続的に変化させて、 Sil-x Gex 層の下端部ではGe含有率が最大とな り、上端部ではGe含有率がOになるような傾斜組成べ ース層を形成している。

【0053】次に、図2Cに示す工程で、全面にエッチストッパとなる膜厚100nmのシリコン酸化膜と膜厚10nmのシリコン酸化膜と膜厚10nmのシリコン窒化膜を連続的に堆積した後、フォトリソグラフィー及びドライエッチングを行なって、シリコン窒化膜及びシリコン酸化膜をパターニングして、横寸法がベース開口幅W1になるように第2の絶縁層41及び第3の絶縁層42を形成する。

【0054】次に、図2Dに示す工程で、基板上に厚さ約100nmのシリコン窒化膜を堆積した後、シリコン窒化膜を工ッチバックすることにより、上記第2の絶縁層41及び第3の絶縁層42の側面上に第1のサイドウォール24を形成する。

【0055】ここで、第1のサイドウォール24の幅 (W2-W1) / 2 (下端部における横方向の寸法) は 10nm程度間で非常に小さくすることも可能である。 【0056】さらに、活性領域・分離接合部のストレス の影響を抑えるために、第2の絶縁層41及び第3の絶 50

縁層 4 2 の形成に用いたマスクを用い、そのままセルファラインでボロン (B) などの P型の不純物のイオン注入を行い、表面付近の濃度が 3 × 1 0 ¹⁷ / c m³ 程度の P・型の接合リーク防止層 2 2 を形成する。ただし、第 1 のサイドウォール 2 4 を形成する前に、接合リーク防止層 2 2 を形成するためのイオン注入を行なってもよい

【0057】次に、Sil-x Gex / Si層21を成長 させたときと同様に、保護酸化膜を形成した後UHV-CVD装置に導入し、水素雰囲気中での熱処理により保 護酸化膜を除去した後、ジシラン (Siz Ha) とドー ピング用のジボラン (B2 H6) を含むガスを導入し、 Silx Gex/Si層21中のSi層を成長核として エピタキシャル成長を行い、高濃度にP型にドーピング された500nmの膜厚の再成長P・Si層25を形成 する。再成長P* Si層25は、Siix Gex/Si 層21のうちコレクタ層12の直上に位置する部分の上 においては単結晶構造を有し、第1の絶縁層18の上方 に位置する部分の上においては多結晶構造を有してい る。なお、単結晶再成長P+Si層25の不純物濃度を 1×10²⁰ / c m³ 以上の高濃度にするには、再成長P * Si層25内にさらに不純物を拡散させたり不純物の イオン注入などを行なうことができる。

【0058】このとき、再成長P・Si層25の内側の側面には、(111)ファセット33と、(311)ファセット34とが現れる。つまり、再成長P・Si層25は第1のサイドウォール24の側面に沿って成長するのではなく、再成長P・Si層25は、上方に向かうほど第1のサイドウォール24と離れていくように傾斜して成長する。再成長P・Si層25が基板表面と成す角度の大きな(111)ファセット33が現れる成長条件を用いれば、膜厚の変化をより急激にすることができるため、後述するように、ベース抵抗や寄生容量の低減効果をより増大させることができる。

【0059】さらに、図2Fに示す工程で、基板の全面上に窒化シリコンからなる厚さ約30nmの第4の絶縁層26を形成し、第4の絶縁層26の上にレジストマスクPrmを形成する。このレジストマスクPrmのうち第3の絶縁層42の直上に位置する部分には、第2の絶縁層41や第3の絶縁層42の横方向の寸法W1内に収まる寸法の開口部が形成されている。

【0060】次に、図2Gに示す工程で、レジストマスクPrmを用い、第2の絶縁層41をエッチストッパとして、第4の絶縁層26及び第3の絶縁層42にベース開口部28を形成する。このとき、第4の絶縁層26及び第3の絶縁層42は窒化シリコンにより構成され、第2の絶縁層41は酸化シリコンにより構成されているので、ドライエッチングの際には、第3の絶縁層42と第2の絶縁層41との間で大きなエッチング選択性が得られ

る。

【0061】次に、図2Hに示す工程で、レジストマス クPrmを除去した後、フッ酸によるウェットエッチン グにより酸化シリコンからなる第2の絶縁層42を除去 する。このとき、Sil-x Gex / Si層21の上部を 構成するSi層と、窒化シリコンからなる第1のサイド ウォール24とはフッ酸に対して小さなエッチングレー トを有するため、有効なエッチストッパとなる。なお、 ウェットエッチングによると、Silx Gex/Si層 21の表面に欠陥等のダメージを形成することなく、第 2の絶縁層41の全体を除去することが可能である。こ のとき、第1のサイドウォール24はエッチストッパと なると同時に、第4の絶縁層26とともにポリシリコン エミッタ・外部ベース間を絶縁する役割を果たす。

【0062】次に、図21に示す工程で、高濃度にN型 にドーピングされたポリシリコンをベース開口部28に 埋め込んだ後、ポリシリコン膜をパターニングすること により、ポリシリコンエミッタ層30を形成する。その 後、ポリシリコンエミッタ層30から高濃度の不純物を Siエミッタ層23に拡散させる。これにより、N型S i層からなるエミッタと、P型SiGe層からなるべー スと、N型Si層からなるコレクタとを有するヘテロバ イポーラトランジスタ(HBT)が形成される。

【0063】次に、図2Jに示す工程で、第4の絶縁層 26. 再成長P⁺ Si層25, Sil-x Gex / Si層 21及び第1の絶縁層18をパターニングした後、基板 上に厚さ120mmのサイドウォール用CVD酸化膜を 堆積する。そして、これをエッチバックして、ポリシリ コンエミッタ層30と再成長P* Si層25及びSi 1-x Gex / Si層21の側面上に第2のサイドウォー ル30を形成する。このときのドライエッチングによっ て、ポリシリコンエミッタ層30, 再成長P* Si層2 5, Sil-x Gex / Si層21及びN* コレクタ引き 出し層17の表面を露出させる。

【0064】次に、図2Kに示す工程で、基板上に厚さ 約40nmのTi膜をスパッタにより堆積した後、67 5℃, 30 secのRTAを行なって、Tiとシリコン とを反応させることによりTiシリサイド層を形成す る。その後、未反応のTi膜を除去することにより、ポ リシリコンエミッタ層122, 再成長P+ Si層25 (外部ベース層19の一部) 及びN* コレクタ引き出し **層17の上にTiシリサイド層32を形成する。次に、** 基板上に層間絶縁膜35を堆積し、層間絶縁膜35に、 ポリシリコンエミッタ層30, 再成長P* Si層25及 びN・コレクタ引き出し層17の上の各Tiシリサイド 層34に達する接続孔を形成した後、接続孔内にWを埋 め込んでWブランケット36とする。さらに、層間絶縁 膜35の上に、金属膜を形成した後これをパターニング して、Wブランケット36に接続される金属配線37を 形成する。

【0065】本実施形態のHBTの製造方法によると、 図1に示すHBTの構造を容易に実現できることがわか

18

【0066】 (第2の実施形態) 上記第1の実施形態に おいては、外部ベース19の中心となる部材を再成長P · Si屬25により構成したが、本発明のHBTの構造 はかかる実施形態に限定されるものではない。第2の実 施形態においては、外部ベースの中心となる部材をポリ シリコンにより構成したHBTについて説明する。

【0067】本実施形態においても、第1の実施形態に おける図2A-図2Dに示す工程と同じ工程を行なう。 【0068】その後、図2Aに示す工程の代わりに、図 3 Aに示すように、基板の全面上に高濃度の P型不純物 がドープされたP・ポリシリコン層43を堆積する。

【0069】次に、図3Bに示す工程で、基板の全面を CMP (ケミカルメカニカルポリッシュ) により、少な くとも第1のサイドウォール24が露出するまで研磨を 行なって、基板の全体を平坦化する。その後、基板の全 面上に窒化シリコンからなる厚さ約30nmの第4の絶 縁層26を堆積した後、第4の絶縁層26の上にレジス トマスクPrmを形成する。このレジストマスクPrm のうち第3の絶縁層42の直上に位置する部分には、第 2の絶縁層41や第3の絶縁層42の横方向の寸法W1 内に収まる寸法の開口部が形成されている。

【0070】次に、図3Cに示す工程で、レジストマス クPrmを用い、第2の絶縁層41をエッチストッパと して、第4の絶縁層26及び第3の絶縁層42のドライ エッチングを行なって、第3の絶縁層42にベース開口 部28を形成する。このとき、第4の絶縁層26及び第 3の絶縁層26は窒化シリコンにより構成され、第2の 絶縁層41は酸化シリコンにより構成されているので、 ドライエッチングの際には、第3の絶縁層42と第2の 絶縁層41との間で大きなエッチング選択性が得られ る。さらに、レジストマスクPrmを除去した後、フッ 酸によるウェットエッチングにより酸化シリコンからな る第2の絶縁層42を除去する。このとき、Sil-x G ex /Si層21の上部を構成するSi層と、窒化シリ コンからなる第1のサイドウォール24とはフッ酸に対 して小さなエッチングレートを有するため、有効なエッ チストッパとなる。このとき、第1のサイドウォール2 4はエッチストッパとなると同時に、第4の絶縁層26 とともにエミッタ・外部ベース間を絶縁する役割を果た

【0071】その後は、第1の実施形態における図21 -図2Kに示す工程と同じ工程を行なうことにより、図 3 Dに示す構造が得られる。

【0072】本実施形態のHBT及びその製造方法によ ると、外部ベース19 (P+ ポリシリコン層43) とポ リシリコンエミッタ層30との間隔が第1の実施形態の 50 構造よりは狭くなるものの、上記第1の実施形態とほぼ 同様の効果を発揮しうるHBTを得ることができる。

【0073】なお、上記第1,第2の実施形態において、第3の絶縁層42を形成する代わりに、第2の絶縁層41の厚みを第3の絶縁層の厚さ分だけ大きくしても、つまりシリコン酸化膜だけを形成しても、上記各実施形態と同じ効果を発揮することができる。

【0074】また、第1~第4の絶縁層の材質は、上記各実施形態において限定されるものではない。特に、第2の絶縁層41の材質は、第1のサイドウォール24及び第4の絶縁層26とのエッチング選択比が確保できる10ものであればよい。

【0075】また、上記各実施形態においては、内部ベースをSiGe 層により構成したが、本発明はかかる実施形態に限定されるものではなく、内部ベースをSiGe e C層又はSi C層により構成してもよい。つまり、内部ベースの組成は、一般的に Si_{1-x-y} Gex Cy 層 $(1>x, y \ge 0)$ で表されるものであればよい。また、内部ベースのバンドギャップがエミッタ,コレクタとのバンドギャップよりも小さければ、ヘテロバイポーラトランジスタとしての機能が得られるので、エミッタ 20ベースにGe, Cが含まれていてもよい。

[0076]

【発明の効果】本発明の半導体装置及びその製造方法によると、エミッタ・ベース接合部と外部ベースとの間隔をサイドウォールを挟んでセルフアラインメントにより規定できる構造及び製造方法としたので、バイポーラトランジスタのベース抵抗と寄生容量との低減を図ることができる。

【図面の簡単な説明】

【図1】第1の実施形態におけるHBTの構造を示す断 30 面図である。

【図2A】第1の実施形態におけるHBTの製造工程の うちシャロートレンチ分離層,ディープトレンチ分離 層,コレクタ層等を形成するまでの工程を示す断面図で ある

【図2B】第1の実施形態におけるHBTの製造工程の うちSi基板の上にSilx Gex/Si層を形成する 工程を示す断面図である。

【図2C】第1の実施形態におけるHBTの製造工程の うち第2の絶縁層及び第3の絶縁層を形成する工程を示 40 す断面図である。

【図2D】第1の実施形態におけるHBTの製造工程のうち,第2の絶縁層,第3の絶縁層の側面上に第1のサイドウォールを形成する工程などを示す断面図である。 【図2E】第1の実施形態におけるHBTの製造工程のうち再成長P・Si層を形成する工程を示す断面図である。

【図2F】第1の実施形態におけるHBTの製造工程の うち第4の絶縁層などを形成する工程を示す断面図であ る。 20

【図2G】第1の実施形態におけるHBTの製造工程の うち第3の絶縁層にベース開口部を形成する工程を示す 断面図である。

【図2H】第1の実施形態におけるHBTの製造工程の うち第2の絶縁層を除去してベース開口部を形成する工 程を示す断面図である。

【図21】第1の実施形態におけるHBTの製造工程の うちベース開口部にポリシリコンエミッタ層を埋め込む 工程を示す断面図である。

【図2J】第1の実施形態におけるHBTの製造工程の うち外部ベースとなる部材をパターニングする工程を示 す断面図である。

【図2K】第1の実施形態におけるHBTの製造工程の うち、層間絶縁膜、配線などを形成する工程を示す断面 図である。

【図3A】第2の実施形態におけるHBTの製造工程の うちポリシリコン膜を堆積する工程を示す断面図である

【図3B】第2の実施形態におけるHBTの製造工程の うち第4の絶縁層などを形成する工程を示す断面図であ る。

【図3C】第1の実施形態におけるHBTの製造工程の うちベース開口部を形成する工程を示す断面図である。

【図3D】第2の実施形態におけるHBTの製造工程の うち、層間絶縁膜、配線などを形成する工程を示す断面 図である。

【図4】従来技術におけるHBTの構造を示す断面図である。

【図 5 A】従来技術におけるHBTの製造工程のうちシャロートレンチ分離層, ディープトレンチ分離層, コレクタ層等を形成するまでの工程を示す断面図である。

【図5B】従来技術におけるHBTの製造工程のうちSi基板の上にSil-x Gex/Si層を形成する工程を示す断面図である。

【図5C】従来技術におけるHBTの製造工程のうち第 2の絶縁層を形成する工程を示す断面図である。

【図5D】従来技術におけるHBTの製造工程のうち, 第3の絶縁層及びP・ポリシリコン層にベース開口部を 形成する工程を示す断面図である。

【図5E】従来技術におけるHBTの製造工程のうちベース開口部にサイドウォールなどを形成する工程を示す断面図である。


【図5F】従来技術におけるHBTの製造工程のうちベース開口部にポリシリコンエミッタを埋め込む工程を示す断面図である。

【図5G】従来技術におけるHBTの製造工程のうち各電極の側面にサイドウォールを形成する工程を示す断面図である。


【図5H】従来技術におけるHBTの製造工程のうち、 層間絶縁膜、配線などを形成する工程を示す断面図であ

る。			2 4	第1のサイドウォール
【符号の説明】			2 5	再成長P・Si層
1 0	Si基板		2 6	第4の絶縁層
1 1	レトログレードウェル		2 7	分離用P・層
1 2	コレクタ層		2 8	ベース開口部
1 3	シャロートレンチ分離層		2 9	内部ベース
1 4	ディーブトレンチ分離層		3 0	ポリシリコンエミッタ
1 5	第1の絶縁体		3 1	第2のサイドウォール
16	第2の絶縁体		3 2	Tiシリサイド
1 7	N・コレクタ引き出し層	10	3 3	(111) ファセット
18	第1の絶縁層		3 4	(311) ファセット
1 9	外部ベース		3 5	層間絶縁膜
2 0	コレクタ開口部		3 6	Wブランケット
2 1	Sil-x Gex/Si層		3 7	金属配線
2 2	接合リーク防止層		4 1	第2の絶縁層
2 3	Siエミッタ層		4 2	第3の絶縁層


【図1】




【図2A】




【図2B】




【図2C】




[図2D]




【図2E】




[図2F]




【図2G】




【図2H】




【図5A】




【図21】





[図2J]




[図2K]

















[図4]




【図5B】




[図5C]




【図5D】




[図5E]



[図5F]



[図5G]



【図5H】

